Artikel aus dem Bereich Elektronik- und Elektrotechnik-Design

Artikel aus dem Bereich Elektronik- und Elektrotechnik-Design

First-Time-Right Leiterplatten Design: 4 Tipps von den Experten

Gepostet am 11. November 2014 | HF Design

Wir bei Nuvation sind für unsere Erfolgsbilanz beim First-Time-Right Design bekannt außerdem können wir Terminpläne für die Entwicklung stark zu verkürzen. Erst kürzlich haben wir ein auf High-Density-Interconnect-Leiterplatten basierendes Design eines Xilinx Virtex-7 FPGA mit zahlreichen 933 MHz DDR3 Speicherbussen, zahlreichen PCI Express Gen 3 Schnittstellen und FDR Infiniband (56 GBIT) Off-Board Verbindungen, gefertigt. Dies alles fand auf einer Platine mit dem Formfaktor einer PCI Express Karte Platz. Die Boards wurden budgettreu und voll funktionsfähig an den Kunden ausgeliefert, weiter waren keine Nacharbeiten am Design notwendig.

Wenn es um High-Density-Interconnect-Leiterplatten geht, die oft auch mit HDI PCB abgekürzt werden, im Speziellen um jene mit einem komplexen FPGA Design, ist jedes Board unterschiedlich. Falls Sie einen festgelegten Formfaktor für die Leiterplatte benötigen (Größe, Form und im Speziellen die Dicke des Boards), müssen Sie viele Dinge beachten. Im Folgenden werden einige Techniken beschrieben, die wir einsetzen, um mögliche Design Iterationen sowie Re-Spins zu vermeiden.

1. Analysieren Sie zuerst den verfügbaren Platz

Während des Analysierens des freien Platzes auf der Leiterplatte plant der Ingenieur wie die kritischen Komponenten auf den vorhandenen Board Platz finden. Kritische Komponenten sind unter anderem FPGAs und Prozessoren, Netzteile, ICs und alles andere, was eine bedeutsame Größe aufweist. Dies muss sehr bald in der Design-Phase erledigt werden, da Risiken dadurch so baldmöglichst aufgedeckt werden. Potentielle Probleme können zum Austausch von Komponenten, Änderungen am Formfaktor der Leiterplatte oder sogar zu grundlegende Änderungen an der Hardware Architektur führen. Mit dem Analysieren des Platzes entsteht kein endgültiger Plan, der festlegt, welches Teil wo sitzt; es ist ein Werkzeug, das beim Aufspüren potentieller Probleme beim Layout hilft bevor der Design-Prozess voll im Gange ist. Zweifellos ist es am Besten, alle wichtigen Design-Entscheidungen ehr früh als spät zu treffen.

Eine gründliche Analyse des verfügbaren Platzes sollte für einen erfahrenen Board Designer ausreichen, um die technischen Anforderungen der Leiterplatte zu beurteilen. Ergebnisse der Platz-Analyse können unter anderem sein:

  • Eine grobe Platzierung der wichtigsten Komponenten und Routing-Kanäle

  • Die benötigte Anzahl an Schichten, für die Strom- und Signalführung

  • Ein vorläufiger Aufbau der Leiterplatte

  • Die allgemeine Zuordnung verschiedener Busse und Signal-Klassen zu den Schichten des PCBs

  • Die geschätzte Leitungslänge sowie die Anzahl an Schicht-Übergängen, die im im schlechtesten Fall bei den kritischen Hoch-Geschwindigkeits-Signalen überwunden werden müssen

  • Die Leistungsverteilung und Erdungsstrategie auf dem Board

  • Eine Abschätzung, ob bei der Herstellung der Leiterplatten eventuell fortgeschrittene Technologie wie beispielsweise die Microvia-Technik, Sacklöcher/vergrabene Löcher (BlindVias/Buried Vias) oder schmale Leiterbahnen verwendet werden müssen

  • Eine annähernd korrekte Darstellung die zeigt, wo die Verlustleistung der Komponenten auf der Leiterplatte auftritt

Die Analyse des verfügbaren Platzes ist nicht nur eine einfache technische Zeichnung die auf der Größe der Komponenten basiert; sie ist eine vorbereitende Aufgabe, die im Rahmen des Layoutens geschieht und mit Hilfe von CAD Software (wie beispielsweise Altium Designer, Cadence Allegro oder Mentor Expedition) erstellt wird. Sie betrachtet alle Aspekte des Board-Designs gleichzeitig. Hervorzuheben ist,  dass die Analyse früh in der Design-Phase erledigt werden muss – oftmals bevor begonnen wird den Schaltplan zu erstellt – um Design-Iterations-Zyklen zu verringern.

2. Führen Sie Pre-Layout Signalintegritäts-Analyse durch

Die Ergebnisse der Platz-Analyse wird Ihnen Startpunkte liefern, um mit der Pre-Layout Signalintegritäts-Analyse (SI) zu beginnen. Es ist nicht notwendig, dass der Prozess der Leiterplatten-Entflechtungen abgeschlossen wurden, um die SI Analyse durchzuführen. Mit einem vorläufigen Aufbau der Leiterplatte, einer Zuordnung der Schichten und den geschätzten Leitungslängen sollten Sie Pre-Layout Simulationen mit einer 3D Field-Solver Software durchführen, um die ausgewählten Komponenten und die Topologien der High-Speed-Signale zu überprüfen. Dies ist für die Leitungsführung hin zu einem FPGA besonders wichtig, für die kurze Leitungslängen oder eine bestimmte Leitungslänge vorgeschrieben sind. Einschränkungen im Leitungs-Layout des Boards können anschließend mit den Ergebnissen der SI Simulation erstellt werden. Dies verhindert, dass eine Vielzahl von Design Iterationen notwendig ist, da die Post-Layout SI Simulationen des realen Designs nur noch zu kleinen Design-Optimierungen und –Verfeinerungen führen wird. Wenn Sie die Analyse des Platzes sehr früh in der Entwicklung durchführen, kann die Pre-Layout SI Analyse parallel zur detaillierten Planung des Schaltplanes durchgeführt werden, was wiederum zu einem kürzeren Zeitplan in der Entwicklung führt.

3. Machen Sie sich über die Anzahl der Schichten Gedanken

Oftmals ist die Gesamtdicke der Leiterplatte die wichtigste Design-Anforderung an ein HDI Board. Betrachtet man beispielsweise die Situation, in der wir eine PCI Express Steckkarte entwerfen mussten, die in eine 1,57mm breite Steckleiste passen muss. Diese Anforderung beschränkt die Anzahl der Schichten auf 16, an manchen Stellen der Platine ist es möglich, eine größere Anzahl an Schichten übereinander zu legen, an den meisten Stellen müssen es jedoch sogar noch weniger sein. Dies hängt von den Anforderungen an die Signal-Impedanz ab. Außerdem neigen HDI PCB Designs dazu, stromfressende FPGAs und Prozessoren zu verbauen, die 1oz und 2oz dicke Kupferleitungen benötigen, um den Strom auf dem Board zu verteilen. Das höhere Gewicht, dass durch den erhöhten Einsatz von Kupfer zu Stande kommt, macht es noch schwieriger, die angestrebte Größe des Boards einzuhalten. Wenn Sie die Anzahl der Schichten im Voraus bei der Analyse des Platzes festlegen und Signalgruppen früh den einzelnen Schichten des Aufbaus zuordnen, kann dies dabei helfen, dass Sie später nicht in eine Situation zu kommen, in der Sie die Anzahl der exotischen PCB Produktionstechniken erhöhen müssen, um Ihr Design umsetzen zu können.

4. Beachten Sie das Temperaturmanagement

Die Analyse des Platzes bietet zusammen mit der Schätzung der Verlustleistung der Hauptkomponenten des Boards die notwendigen Parameter, um eine vorläufige Thermoanalyse Ihres Design mit Hilfe von Thermalmodellierungssoftware durchzuführen. Kollaborieren ein Maschinenbau-Ingenieur und ein Hardware-Ingenieur, können diese sicherstellen, dass die Luftführung alle Bereiche des Boards abdeckt, und es keine Blockaden durch Komponenten oder andere Ausstattungsmerkmale des Board gibt. Eine angemessene Größe der Heat-Sink, eine erzwungene Luftdurchflussmenge und Komponenten, an denen zusätzliche Lüfter angebracht werden müssen, können früh festgelegt werden, so dass diese im Designprozess berücksichtigt werden können. Damit kann verhindert werden, dass Ihr FPGA oder Prozessor überhitzt. Es ist sehr wichtig, dass Sie bereits vor dem detaillierten Layout-Prozess wissen, wie sich Ihr Board in der Umgebung, für das es bestimmt ist, thermaltechnisch verhält.

Im Bereich des Elektrotechnik-Designs ist Erfahrung durch nichts zu ersetzen. Erfahrene Design-Ingenieure können die Komplexität des Designs bereits in einer frühen Phase der Entwicklung beurteilen und haben ein Gefühl dafür, wie gut das Board funktionieren wird. Als Ingenieurs-Neuling können Sie den Lernprozess starten, indem Sie sich mit Grundsätzen des fertigungsgerechten Designs vertraut machen und so oft wie möglich den Rat von Experten einholen.

Artikel Quellen:

avatar

Sie müssen sich anmelden um einen Kommentar zu veröffentlichen

avatar

Sie müssen sich anmelden um einen Kommentar zu veröffentlichen